TSMC inicia testes de produção de chips com litografia N3 de 3 nm

·2 min de leitura

Fontes dos portais DigiTimes e TechTaiwan afirmam que a TSMC acaba de iniciar a fase de testes do aguardado processo N3 de 3 nm. A tecnologia está prevista para ser disponibilizada a fabricantes em 2022, e promete avanços significativos em comparação aos 5 nm utilizados por Apple, MediaTek e outras companhias, tanto na eficiência energética quanto na densidade dos circuitos.

TSMC inicia testes com litografia N3 de 3 nm

Segundo as informações, a TSMC iniciou a produção piloto de chips em 3 nm em sua Fab 18, mesma responsável pela fabricação de chips de 5 nm como o A15 Bionic, localizada na região sul do Parque Científico de Taiwan. Essa etapa também é conhecida como "produção de risco", já que nela a litografia não está completamente concluída, ainda devendo passar por ajustes, consertos e refinamentos para entregar os resultados esperados.

Fab 18 da TSMC, onde são produzidos os chips de 5 nm, e onde as soluções de 3 nm começarão a ser fabricadas (Imagem: Reprodução/TSMC)
Fab 18 da TSMC, onde são produzidos os chips de 5 nm, e onde as soluções de 3 nm começarão a ser fabricadas (Imagem: Reprodução/TSMC)

Caso tudo corra bem, a etapa de fabricação em massa, ou produção de alto volume (HVM), deve começar na segunda metade de 2022. Apesar disso, os primeiros chips produzidos em 3 nm só devem chegar aos consumidores no início de 2023, considerando que o ciclo de produção do N3, o tempo que os componentes levam para concluir o processo de fabricação, é de mais de 100 dias.

Novo processo é até 30% mais eficiente que 5 nm

Os dados oficiais da TSMC afirmam que a litografia N3 de 3 nm marcará um novo salto significativo em processos de fabricação frente ao N5 de 5 nm, utilizando extensamente a técnica de Litografia Ultravioleta Extrema (EUV), que permitiria a aplicação de mais de 20 camadas de circuitos sobre o wafer de silício.

Munido de tecnologia EUV, o processo N3 de 3 nm promete entregar grandes avanços em desempenho e eficiência frente ao N5 de 5 nm (Imagem: TSMC)
Munido de tecnologia EUV, o processo N3 de 3 nm promete entregar grandes avanços em desempenho e eficiência frente ao N5 de 5 nm (Imagem: TSMC)

A empresa garante que a nova tecnologia oferecerá 10% a 15% mais performance em um mesmo nível de consumo e densidade de transistores, e consumirá 30% menos energia com os mesmos clocks e níveis de complexidade. O processo também promete oferecer um ganho de 70% na densidade de componentes lógicos, e 20% de aumento na densidade de memória.

Rumores indicam que Apple e Intel serão as primeiras clientes a utilizar a litografia de 3 nm da TSMC, ainda que não se saiba quais produtos contarão com a tecnologia. Outras fabricantes, no entanto, devem aguardar pelo processo N3E, versão turbinada do N3 que promete estender os ganhos de desempenho e eficiência, ao mesmo tempo em que aumenta o rendimento do wafers com maior quantidade de chips fabricados, previsto para estrear apenas em 2023.

Fonte: Canaltech

Trending no Canaltech: